① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平4-4681

@Int. Cl. 5

識別記号

庁内整理番号

四公開 平成 4年(1992) 1月9日

H 04 N 5/335 H 01 L 27/146 E 8838-5C

> 8122-4M H 01 L 27/14

東京都大田区下丸子3丁目30番2号

審査請求 未請求 請求項の数 3 (全7頁)

会発明の名称

光電変換装置

创特 願 平2-105188

20出 願 平2(1990)4月23日

個発 老

東京都大田区下丸子3丁目30番2号 キャノン株式会社内

勿出 額 キャノン株式会社

四代 理 人 弁理士 山下 穣平

> 月8 糸田

1. 発明の名称

光電変換装置

- 2. 特許請求の範囲
- (1) 光励起された電荷を蓄積する蓄積手段と、 この蓄積手段に蓄積された電荷の転送制御を行う 転送素子とを構成要素とする画素を複数備えた光 電変換装置であって、

複数の蓄積手段がそれぞれの転送素子を介して 制御電極に共通接続され、この制御電極の電荷を 増幅して出力する増幅手段と、

前記制御電極に設けられたリセット手段と、

このリセット手段により前記制御電極をリセッ トし、前記増幅手段の出力を第1の信号として読 み出す第1の読み出し手段と、

前記転送素子を導通させ、前記警積手段の電荷 を前記制御電極に転送する転送手段と、

電荷の転送後に前記増幅手段の出力を第2の信 号として読み出す第2の読み出し手段と、

前記第1の信号と前記第2の信号との減算処理 を行う滅算処理手段と、

を備えた光電変換装置。

- (2)請求項1記載の光電変換装置において、前 記りセット手段は、副走査方向に隣接した増幅手 段の制御電極間に設けられたことを特徴とする光 電変換装置。
- (3)請求項2記載の光電変換装置において、前 記リセット手段のリセット端子を、複数の増編手 段毎に設けたことを特徴とする光電変換装置。
- 3. 発明の詳細な説明

[産業上の利用分野]

本発明は、センサーノイズの低減を目的とした 光電変換装置に関する。

【従来の技術】

固体撥像装置等に用いられるセンサには、出力 信号レベルを上げる等のために、増幅型センサが 好適に用いられる。

增幅型センサーは、MOS 型, SIT 型, FET 型, バイポーラ型などのトランジスタから構成されて いて、それらの制御電極に審復した電荷を電荷増 幅あるいは電流増幅して、主電極から出力するも のである。例えば特公昭55-28456号公報に増幅型 センサーの一例が開示されている。このような増 幅型センサーの問題点の1つにセンサーノイズが 大きいことがあげられる。

センサーノイズは、一般に固定的に現われる固定パターンノイズ(以後FPNと呼ぶ)と、制御電極をリセットした時に制御電極にとりこまれるランダムノイズ(リセット毎に振幅が変化するノイズ)がある。

センサーノイズのなかで、FPN は固定的に現われるのでセンサーの光信号出力からセンサーの暗 時出力を減算すれば、完全に除去することができ る。なお、暗時出力は蓄積時間をほとんどゼロ、 即ちセンサーをリセットした直後に読み出す事に よって得ることができる。

これに対し制御電極にとりこまれたランダムノ ィズをも除去するためには、蓄積開始直後のセン サー出力 (センサーノイズ) から蓄積後のセン

ド D と増幅用トランジスタ Trとの間に 転送素子 Ms を設けることで、フォトダイオード D の動作に関係なく、センサノイズを独立して読み出すことを可能とするものであり、FPNばかりでなく 増幅用トランジスタ Trの暗電流成分やランダムノイズを除去することを可能とするものである。

 サー出力(光信号)を波算すればよい。

このような減算処理が可能な光電変換装置として、本発明者は、既に特顯平 1-301819 号において、以下に示すような光電変換装置を提案した。

第5図は上記特顧平 1-301819 号に開示されて いる光電変換装置の回路構成図である。

なお、回路構成の説明において、後述する本発明の光電変換装置の実施例と共通する部分については、説明に必要な部分を除き、同一符号を付して説明を省略するものとする。

第5図及び第6図に示すように、特願平 1-301 819 号の光電変接装置の画素は、光励起された電荷を蓄積する蓄積手段であるフォトダイオード D、容量Cox、増幅用トランジスタTr、フォトダイオードDの光電変換部で発生した電荷を増幅用トランジスタTrの制御電極であるペースへ転送制御するための転送素子 Ms から構成される。

かかる構成の光電変換装置は、フォトダイオー

るものである。

さらに、副走査方向に開接した各増幅用トランジスタTrのペース間にリセット手段Mcを設け、このリセット手段Mcにより増幅用トランジスタTrのペースをリセットすることで、主走査方向と同時に副走査方向に配列された画素をリセット可能とし、スミアを減少させる作用を有する。

なお、ここで、スミアとは強すぎる光照射等の ため、審積された電荷に対応する信号を読み出す 時に、選択されていない増幅手段の制御電極の電 位が上昇し、当該増幅手段から出力が現われる現 象をいうものとする。

上記スミアを減少させることができるのは、選択された増幅手段から蓄積された電荷に対応する 信号を読み出す前に、選択された増幅用トランジスタTrの制御電極とともに選択されていない増幅 用トランジスタTrの制御電極をもりセットすることが可能となるため、選択されていない増幅用トランジスタTrから出力が現われなくなるからであ

[発明が解決しようとする課題]

しかしながら、上記特願平 1-301819 の光電変換装置は、素子分離領域を絶縁ゲート型トランジスタ構成としたゲート分離型の光電変換装置に適用する場合、 画素数の増大に伴ってリセット時間が長くなるため、改善が望まれていた。

リセット時間が長くなるのは、第5図及び第6図に示すように、リセット手段Mcを直列に配置するために、直列抵抗(リセット手段McのON抵抗成分、増幅用トランジスタTrのベース抵抗成分等によるもの)と容量(増幅用トランジスタTrのベース容量やエミッタの寄生容量等によるもの)が大きくなり、時定数が長くなるからである。

リセット時間の短縮が**望まれる用途としては、** 例えば、次に示すものがある。

固体据像装置等において用いられるエリアセンサ(複数の光電変換要素が二次元状に配列されたもの)をテレビジョン同期で動作させる場合、リセットは一水平ブランキング内(1 HBLK)で行うか、あるいは一水平走査期間を利用する場合

前記制御電極に設けられたリセット手段と、

このリセット手段により前記制御電極をリセットし、前記増幅手段の出力を第1の信号として読み出す第1の読み出し手段と、

前記転送素子を導通させ、前記蓄積手段の電荷 を前記制御電極に転送する転送手段と、

電荷の転送後に前記増幅手段の出力を第2の信 号として読み出す第2の読み出し手段と、

前記第1の信号と前記第2の信号との減算処理を行う滅算処理手段と、

を備えたことを特徴とする。

[作用]

本発明は、複数の蓄積手段をそれぞれの転送素子を介して増幅手段の一つの制御電極に共通接続することで、増幅手段の数を減少させ、増幅手段による抵抗成分、容量成分を小さくするものである。

また、本発明は、リセット手段のリセット端子 を複数の増幅手段毎に設けることで、リセット手 段の直列接続によって生ずる抵抗及び容量の加算 が考えられる。この場合、上述のような素子分離 領域を絶縁ゲート型トランジスタ構成とした光電 変換装置の場合、1 H B L K 期間内でリセットを 行う必要がある。

ところが、二水平画素列の画素信号を一水平走 室期間内に独立に飲み出したい用途があった場合、特顯平 1-301819 の光電変換装置では、リ セット期間が長くなるため対応が困難である。

カラーセンサで、垂直解像度の高い輝度信号と 色信号を得たい場合、二水平画素列の画素信号を 独立に出す必要があるため、かかる用途に用いる ことができる光電変換装置が望まれていた。

[課題を解決するための手段]

本発明の光電変換装置は、光励起された電荷を 蓄積する蓄積手段と、この蓄積手段に蓄積された 電荷の転送制御を行う転送素子とを構成要素とす る画素を複数備えた光電変換装置であって、

複数の蓄積手段がそれぞれの転送素子を介して 制御電極に共通接続され、この制御電極の電荷を 増幅して出力する増幅手段と、

的増加を軽減するものである。

[実施例]

以下、本発明の実施例について図箇を用いて詳細に説明する。

第1図は、本発明の光電変換装置の一実施例の 等価回路図である。

なお、本実施例の光電変換装置の画素はm行× n列のマトリクス状に配列されているが、第1図 においては、簡易化のために第1列目の六画素 S₁ ~ S₆ のみ示すものとする。

第1図に示すように、それぞれの画案S。 ~ S。は光励起された電荷を習積する蓄積手段であるフォトダイオードD、容量Cox、フォトダイオードDの光電変換部で発生した電荷を転送制御するための転送案子 Ms から構成される。

垂直方向にあるこつの画案、画素 S 、と画案 S 。 、画素 S 。と画素 S 。 、画素 S 。と画素 S 。 は、それぞれバイポーラトランジスタTr 、、Tr 。 、Tr 。に接続される。

· 垂直方向にあるバイポーラトランジスタTr.,

Tra間は二つのpHOS トランジスタMca, Mcaで 分離され、パイポーラトランジスタTra, Tra間は二つのpMOS トランジスタMca, Mcaで分離される。またパイポーラトランジスタTraの一方にはpMOS トランジスタMca, が設けられる。

バイポーラトランジスタTri, Tri, Triのエミッタ端子は、垂直出力線 V L に共通に接続される。二つの p MOS トランジスタMcz , Mcz 、及びMcz , Mcz のドレイン間はそれぞれ共通接続され、 p MOS トランジスタMc。 , Mc。のドレインは、垂直出力線 V L に接続される。なお、 p MOS トランジスタのドレインは必要に応じて、垂直出力線 V L に接続されるものである。

p MOS トランジスタ Mcs , Mcs

垂直出力線VLは、パルスφτι、φτιによって 制御されるnMOSトランジスタMτι、Mτι を介して 蓄積容量 C τι, C τιに接続される。蓄積容量 C τι

で光電変換された信号は、転送素子N。(図中、破線域M。)をへて、パイポーラトランジスタTr」のベースに転送される。容量 Cox (図中破線図示)は転送素子N。の制御電極(ゲート電極)の一部を用いて形成される。なお、同様にフォトダイオードD。及びD。で光電変換された信号はパイポーラトランジスタTr。のベースに転送される。

なお、このパイポーラトランジスタTri, Tri, Tri, Tri, Tri, のペース領域は、画業信号を転送する前に、垂直方向のpMOS トランジスタMc, 〜Mc。をすべて導通させてリセットされる。図中、B、EはそれぞれパイポーラトランジスタTri (他の画業も同様である)のペース, エミッタを示し、RCはリセット電位設定を行うリセット端子のコンタクト部分を示している。

リセット端子はリセット時定数を小さくするためのものであり、pMOS トランジスタ間に設けら

、Cricは、それぞれセンサノイズ、信号が著行され、パルスゥェiの制御によってMOS トランジスタMmi, Mms を通して、センサノイズ出力(Sout)、信号出力(Nout)として水平出力線に出力され、不図示の被算処理回路により被算処理されて水平共通出力線 S L はパルスゥェによって制御される MOSトランジスタによってリセットされる。

垂直出力線 V L は、パルス ø v c によって制御される MOSトランジスタ M v によってリセットされ、蓄積容量 C т i , C т i の残留電荷の除去及び後述するパイポーラトランジスタ T r i ~ T r i の過渡リフレッシュが可能となっている。

第2図は、本発明の光電変換装置の概略的平面 図である。

第1図と同様にして、簡易化のために第1列目 の六画素S: ~S。のみ示されている。

図中、D. ~D. は光励起された電荷を蓄積する蓄積手段である、それぞれの画素のフォトダイオード D であり、フォトダイオード D. 及びD:

れている。通常、このリセット端子は一本の垂直出力線 V L 当たり10個程度設ければよい。この10個のリセット端子によりリセット電圧(ここでは G N D)が供給されるので、垂直方向の直列抵抗と寄生容量はそれぞれ約 1/10 倍になり、従来1 H 期間を要していたリセット時間は、約1/100倍と高速にリセットすることが可能となる。

また、パイポーラトランジスタを二つの画素に対して一つ設けることとしたため、垂直出力線に接続されるパイポーラトランジスタの数が約半分に減るので、抵抗成分、容量成分が小さくなり(主にエミッタの寄生容量による負荷容量が小さくなる)、パイポーラトランジスタの駆動能力に余裕が生じる。

第3回は上記光電変換装置の動作を説明するためのタイミングチャートである。

なお、二水平画素列の画素信号を読み出す時は、以下に説明する動作を二つの画素列に対して行えば良い。なお以下の説明では画素S.のみの

動作について説明するが、他の画素の動作も同様 である。

まず、期間T、において、パルスゥvcをハイレベル、パルスゥclをロウレベルとすると、MOSトランジスタMv, pMOSトランジスタMcl ~ Mcc がON状態となり、垂直出力線VL及びバイポーラトランジスタTri, Tra, Traのベースがリセットされる。

次に、期間Tェにおいて、NOS トランジスタЫvをON状態に保持したまま、パルスφェをミドルレベルからハイレベル、パルスφェiをハイレベルとすると、nMOSトランジスタЫr,がON状態となって蓄積容量 C riがリセットされるとともに、バイボーラトランジスタ T riのベース 電位が上昇し、ベースに残留する電荷が放電される(これを過渡リフレッシュという)。

次に、期間T』において、パルスonをハイレベル、パルスonをハイレベルにしたまま、パルスoneをロウレベルとすると、バイポーラトランジスタTriのオフセット電圧が読み出され、セン

サノイズとして蓄積容量Ciに転送される。

その後、パルスゥッcをハイレベル、パルスゥァa をハイレベルとしてMOS トランジスタMo、 nMOSト ランジスタMora を O N 状態として蓄積容量 C + aを リセットする

次に、期間下、において、パルスゥ。をミドルレベルからロウレベルとすると、転送繁子M。がON状態となって、フォト・ダイオードDから光電変換された信号がパイポーラトランジスタTriのベースに転送される。

次に、期間T。において、パルスゥ』をロウレベルからハイレベル、パルスゥュをハイレベルとすると、バイポーラトランジスタTriのベースに転送された電荷に対応する信号が垂直出力線VLに読み出され、蓄積容量Cィッへ信号が転送される。

その後、期間 T。 において、パルス o n i をハイレベルとすると、 容積容量 C r i 、 C r i に 容積されたセンサノイズ、 信号が出力され、 不図示の減算処理回路により減算処理されてノイズ補正信号と

して出力される。

なお、以上説明した光電変換装置では、垂直二 画素について、一つの増幅手段(バイポーラトラ ンジスタ)を設けて構成したが、三以上の画素に ついて一つの増幅手段を設けて構成してもよい。

また、以上説明した光電変換装置では、エリアセンサについて述べたが、ラインセンサにおいても、複数画素毎に一つの増幅手段を設ければ、増幅手段のパターン設計に設計余裕が生じ、微細化に適したラインセンサを提供することができる。

第4図は、本発明を適用した固体撮像装置の概略的構成図である。

同図において、光センサがエリア状に配列された撮像素子201は、垂直走査部202及び水平 走査部203によってテレビジョン走査が行なわれる。

水平走査部203から出力された信号は、処理 回路204を通して標準テレビジョン信号として 出力される。

垂直および水平走査部202及び203の駆動

[発明の効果]

 となる。

なお、リセット電位用のコンタクト数は、非常 に少なくですむので、その分歩留まりが向上す ス

4. 図面の簡単な説明

第1 図は、本発明の光電変換装置の一実施例の 等価回路図である。

第2図は、本発明の光電変換装置の一実施例の 概略的平面図である。

第3 図は、上記光電変換装置の動作を説明する ためのタイミングチャートである。


第4図は、本発明を適用した固体機像装置の機 略的構成図である。


第5図は、特願平 1-301819 号に開示されている光電変換装置の回路構成図である。

第6図は、上記特顯平 1-301819 号の光電変換装置の一画素の概略的平面図である。


S₁ ~ S_e : 画素、D: フォト・ダイオード、 C_{ox}: 容量、 Hs : 転送素子、Tr₁, Tr₂, Tr₂

代理人 井理士 山 下 穣 平





第 3 図



第 4 図

